Développement et caractérisation d’un circuit intégré de lecture de détecteurs LGAD destinés à la mesure 'pico-seconde' du temps de vol pour l'expérience ATLAS - Institut Polytechnique de Paris Access content directly
Theses Year : 2023

Design and characterisation of an LGAD detector read-out chip for picosecond time-of-flight measurement for ATLAS experiment

Développement et caractérisation d’un circuit intégré de lecture de détecteurs LGAD destinés à la mesure 'pico-seconde' du temps de vol pour l'expérience ATLAS

Abstract

The development of new Low Gain Avalanche Diodes (LGAD) opens the way to obtaining picosecond level,timing information for pixellated sensors. Both ATLAS and CMS at CERN rely on such detectors to extract precision timing,information from the collisions and reduce the pileup confusion in the high luminosity regime they will be operated in phase,3. Such a new detectors require a new generation of readout ASICs in order to measure the time information to the required,levels, which is several orders of magnitude better than what is currently achieved. These ASICs will be based on GHz,amplifiers and time-to-digital converters, which currently do not exist at the level of integration and low power dissipation,required. It must also sustain unprecedented radiation levels (several hundred of Mrads) which require demanding R&D,studies. The goal of the thesis is to simulate, design and characterize experimentally such an ASIC for the ATLAS,collaboration.
Le développement d'un nouveau détecteur LGAD (Low Gain Avalanche Diodes) ouvre la voie à de nouvelles,mesures temporelles de l'ordre de quelques picosecondes pour les détecteurs pixellisés. Les expériences ATLAS et CMS,au CERN attendent de ce nouveau détecteur des mesures de précision sur les collisions de particules afin de réduire les,problématiques d'empilement de signal lié à la haute luminosité de l'accélérateur en phase 3. Ces nouveaux détecteurs,demandent une nouvelle génération d'ASIC de lecture pour mesurer le temps avec une précision améliorée de plusieurs,ordres de grandeur par rapport aux performances existantes. L'ASIC est basé sur des amplificateurs GHz et des TDC,(Time to Digital Converters) avec des performances et des budgets de consommation au-delà de l'état de l'art. Le circuit,devra par ailleurs résister à des niveaux d'irradiations très important (plusieurs centaines de Mrad). L'objet de la thèse est,de simuler, développer et caractériser cet ASIC dans le cadre de la collaboration ATLAS.
Fichier principal
Vignette du fichier
128227_MORENAS_2023_archivage.pdf (39.06 Mo) Télécharger le fichier
Origin Version validated by the jury (STAR)

Dates and versions

tel-04607890 , version 1 (11-06-2024)

Identifiers

  • HAL Id : tel-04607890 , version 1

Cite

Maxime Morenas. Développement et caractérisation d’un circuit intégré de lecture de détecteurs LGAD destinés à la mesure 'pico-seconde' du temps de vol pour l'expérience ATLAS. Electronique. Institut Polytechnique de Paris, 2023. Français. ⟨NNT : 2023IPPAX110⟩. ⟨tel-04607890⟩
7 View
0 Download

Share

Gmail Mastodon Facebook X LinkedIn More